## ⑲ 日本国特許庁(JP)

11)特許出願公開

# ⑫ 公 開 特 許 公 報 (A) 昭60-38877

@Int\_Cl\_4

識別記号

庁内整理番号

❸公開 昭和60年(1985)2月28日

H 01 L 29/78

7377-5F

審査請求 未請求 発明の数 1 (全6頁)

**匈発明の名称** 絶縁ゲート半導体装置

②特 願 昭58-146335

29出 願 昭58(1983)8月12日

砂発明者 飯島

哲郎

高崎市西横手町111番地 株式会社日立製作所高崎工場内 高崎市西横手町111番地 株式会社日立製作所高崎工場内

⑩発 明 者 芦 川 和 俊 ⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 高橋 明夫

外1名

#### 明 細 相

# 発明の名称 - 柏縁ゲート半導体装置 特許請求の範囲

1. 半導体基体をドレインとしてその一主要面の一部に上記基体と迎導電型の領域が形成され、この逆導は型領域装面の一部に基体と同導電型領域がソースとして形成され、ソースの形成されない逆導電型領域装面の一部をチャネル部としてその上に絶縁膜を介して多結晶半導体層からなるゲートが形成された絶縁ゲート半導体装置であって、ドレイン上の多結晶半導体層がゲートから気気的に分離されるとともにソースに投続されていることを特徴とする絶縁ゲート半導体装置。

#### 発明の詳細な説明

#### 〔技術分野〕

本発明は絶縁ゲート半導体接機、特に二重拡散による凝型のパワーMOSFET(金融酸化物半導体電界効果トランジスタ)の容量低減技術に関する。

#### (背景技術)

二重拡取型のMOSFETのグート駆動にあたって200KHz 以上の高周波領域ではMOSFETの損失はスイッチング損失が主になってくるもので、スイッチング損失はグート入力容量の影散電荷量によって失定される。すなわち、第1図を参照し、グート入力容量(Ciss)は、グート・ソース開容量Cgsとグート・ドレイン間容量Cgd

の和Cgs+Cgd であり Cgs+Cgd が大きいほど 充放電電力が必要となってくる。

これまでの概型MOSFETの構造ではゲートが n 型のドレイン基板にオーバーラップしているため Cgd が大きくなり、ドライブ電力による損失が問題となることが本出崩人によってあきらかとされた。

このようなCissを小さくする手段としてオフセットゲート型パワーMOSFETが提案されている。これは第2図に示すように基体設面の一部1cでn型ドレイン領域を広くとりゲート電極6をチャネル領域上以外の部分から後退させソースで低がドレインの上に絶縁膝を介して優するようにして、ゲート・ドレイン間に容量(Cgd)を生じない構造としたものである。このようなオフセットゲート型構造ではCgdはなくなりゲート入力容量Cgsのみとなって小さくなるが、ドレイン領域を変形するために拡散工程が複雑になり単位面覆当りのチャネル幅を大きく設けることができず、又、p型領域が両

コン層がゲートから電気的に切離されるとともに ソースに伝統されることにより、ゲート・ドレイ ン間の容益を供放したものである。

# ( 寒焔例)

第3図,第4図は本発明を二重拡散型 n チャネルパワーM O S F E T に適用した場合の一実施例を示し、第3図は平面図、第4図は第3図におけるA - A 切断断面図である。同図において第1図,第2図と共通の榕成部分は同一指示番号により指示されている。

第4図に示すようにゲート領域において、チャオル部4に出まれたドレイン部 n 型シリコン 基体の直上に絶縁膜5を介してポリシリコン層8が形成され、このポリSi層8は第3図に示すように同じポリシリコン層からなるゲート6と 世気的に切り離された低比抵抗の島領域として形成され、このポリシリコン層8に対してソース 単極(S)となるA & 配線7が上部の絶縁膜9の窓開部8 a を心して接続されてソースフィールドプレートとして利用されている。

個から迫っているためドレイン部の段方向抵抗 R<sub>ON</sub>(オン抵抗)が大きくなる点で不利であるという問題点が生ずることが本山與人によってあきらかとされた。

#### (発明の目的)

本発明の目的とするところは、ゲート・ドレイン容量 Cgd を此談でき、しかも簡単なプロセスで形成できる絶縁ゲート半導体装置の提供にある。 (新明の概要)

本額において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

すなわち、n型半導体シリコン基体をドレインとしてその一主装面の一部に基体と逆導電型のp型領域が形成され、このp型領域表面の一部にn<sup>+</sup>型領域がソースとして形成され、ソースの形成されないp型領域表面をチャネル部としてその上に 粒線膜を介して多結晶シリコン層からなるゲート 形成された絶縁ゲート型半導体装置であって、上 記チャネル部に聞まれたドレイン上の多結品シリ

第5図〜第10図は上配二魚拡散型MOSFE Tの製造プロセスを示す工程制面図であって、以 下、各工程に対応させて説明する。

(1) n<sup>-</sup>・n<sup>+</sup> 型シリコン茲板 (ウエハ) 1 a , 1 b を用意し、熱酸化してその装面にゲート酸化酸 (SiO<sub>2</sub> 膜) 5 を形成し、その上にシリコンを気相よりデポジットしポリシリコン層 6 を形成する (第5 図)。

(2) ホトレジスト処理を行ない、ソース・ドレイン拡散を行う部分及びゲート境界部分のポリシリコン層を取り除き、ゲート部6とそれ以外の部分 8とに分離する(第6図)。

図)。

(5) 一部 にソース 拡散用のコンタクト部を形成し、リン(P) 又は ヒ素(As) を高濃度デポジット (又はイオン打込み)し、拡散してソースとなる n<sup>+</sup> 型領域3をp型領域2 表面に形成する(第9 図)。

(6) 全面に気相化学析出 SiO<sub>2</sub> (CVD-SiO<sub>2</sub>)又はリン・シリケート・カラス (PSG)をデボジットして、層間絶縁膜 9を形成する。この後、ソース・コンタクトのためのホトエッチングを行ない、ソースとなる n<sup>+</sup>型領域 3 とそれに隣接する p型領域 3 の一部を露出すると同時に、ゲートから切り離されたボリシリコン層の一部を露出する(第10図)。

さいごにアルミニウムを蒸着し、パターニング エッチすることにより、第3図,第4図に示すよ うにソースロ<sup>+</sup> 型領域にコンタクトするとともに グートから切り離されたポリシリコン脳8にコン タクトするソース電ω(ソース,フィールドブレ ート)7を待る。

したがって、本発明によれば下記の効果が得られる。

(1) ドレイン上のポリシリコン層をグートより分離したことによりCgdが低減され、したがって入力容量Cissの低減ができる。 すなわち、これまでのゲートと分離されないポリシリコン層を有するMOSFETと対比して面積計算した場合、本発明の构造では30~40%容量の低減ができる。 第11図及び第12図は本発明によって容量低減ができる。 の効果をCiss-Vas曲線図及びCiss(出力容量Coss)ーVDS 曲線図で示している。 図中の実線は、従来の二類拡散型ペワーMOSFETの特性曲線であり、点線は本発明による二重拡散型ペワーMOSFETの特性曲線である。

(2) Cgdが低波されることにより帰避容盤 Crss が低波できる(第12図参照)。すなわち、これ (効果)

以上実施例で述べた本站例によれば、下記の理由で前配目的が選成できる。ドレイン n<sup>-</sup> 数 孫 板 と オーバーラップするゲートポリシリコン層がなくなるため、 Cgd が 敬诚し、入力容員 Ciss, 帰還容量 Crss(= Cgd)の 似彼を図ることができる。 ソースと接続されたポリシリコン層 8 とドレイン n<sup>-</sup> 型 基板との 間の容量の 四大は第 4 図に点線で示す空 乏層 1 2 の 拡がりによりほとんど無視できる。

なお、ゲートとなるポリシリコン層 6 とソース に接続されたポリシリコン層 8 との間隔 d は大き すぎるとゲート先端部に電界が集中し負性抵抗が 発生するため、ドレインn 型額 kd 1 a の 濃度が 高くなる 性間隔 d を小さくしてピンチォフを退や かに行う必要がある、この関係は n 型額 kd の 濃 度が 1 0 <sup>14</sup> cm <sup>-3</sup> の場合で d は 4 μ m 以下、5×1 0 <sup>14</sup> cm <sup>-3</sup> の場合で 2 μ m とする、

ゲートドライブ能力  $P_{\alpha}$ は P=i V. i=Q/t =C  $V/\iota$  より  $P_{\alpha}=CV^{2}/\iota=f$  c  $V^{*}$  となる。

までのMOSFETと対比して前間計算した場合、 本発明の構造では頻澄容散が40~50%低級で きる。

(3) 入力容量 Cissの低級によりスイッチング時間とりわけ下降時の tf は 2/3に低級できスイッチグ特性が向上する。そして髙周波特性の向上が期待できる。第13回及び第14 図は本発明による容量低級されたMOSFETのスイッチング特性を示している。

(4) ポリシリコンのバターニング形状を変えるの みで工程に変更がなく簡単なプロセスで実現でき る。

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上配実施例に限定されるものではなく、その必旨を逸脱しない範囲で概々変更可能であることはいうまでもない。

#### (利用分野)

本発明は無製のMOSFET一般に適用できる ものであり、特に1セル当りのゲート前梢が大き な島母性(400V~1000V)のMOSFET 製品及び1チップのゲート面積が大きな低まン抵 抗MOSFETに適用して有効である。本発明は、 また、ゲートから精度よくソースを切り離す場合 の数却加工技術に応用できる。

### 図面の簡単な観明

第1図は、二重拡散型MOSFETの一例を示す助面図である。

第2図は、オフセットゲート型MOSFETの 例を示す助面図である。


第3図及び第4図は、本発明による二重拡放型MOSFETの一実施例を示し、このうち第3図は平面図、第4図は第3図におけるA-A'視断面図である。


第5図~第10図は、本発明による二斯拡散型MOSFETの製造プロセスの例を示す工程所面図である。


第11回及び第12回は、本発明によるMOS FET(点額)の容益特性を世来のもの(実線) と比収した曲線図である。 第13図及び第14図は本発明によるMOSF ETのスイッチング特性をがす曲線図である。


1a,1b:n-・n+型シリコン結体(ドレイン)、
2:p型領域(ベース)、3:n+製領域(ソース)、
4:チャネル部、5:他縁敗、6:ポリー(多結晶)
シリコンゲート電極、7…ソース電極、8:ソースと投続するポリシリコンド、9:層間絶縁膜
(PSG)、10:ホトレジストマスク、11: 酸化膜、12:空乏層。

代理人 弁理士 髙 梅 明 夫











第11日 



第 1 3 図



第 1 4 図

